[0001]

[Field of the Invention] The present invention relates to a Z buffer hidden surface removal device which performs hidden surface removal by use of depth information of a rendered object in a three dimensional or two dimensional graphic display device.

[0036] The Z calculation circuit 16 divides the Zd data 30 inputted from the Z buffer section 14 into a high order and a low order and the Zs data 26 inputted from the input/output section 15 into a high order and a low order. Then, calculation of comparing the two kinds of high order data (ZdH-ZsH) and calculation of comparing the two kinds of low order data (ZdH-ZsL) are performed simultaneously (step S14). If the result of comparison of the two kinds of high order data meets a condition "ZsH is smaller than ZdH" which is determined by the Z calculation circuit control signal 28 inputted from the input/output section 15 (step S15), 1 is outputted as the high-order double speed comparison result 34 (step S16). If the result of comparison of the two kinds of high order data does not meet the condition, 0 is outputted (step S17).

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開平10-49705

(43)公開日 平成10年(1998) 2月20日

(51) Int.Cl. ⁶	徽別記号	庁内整理番号	FΙ			技術表示箇所
G06T 15/40 1/00			G06F	15/72 15/66	4 2 0 M	


		審查請求	未請求 請求項の数3 OL (全 11 頁)		
(21)出顯番号	特顧平8-202008	(71)出額人	000005049 シャープ株式会社		
(22) 出顧日	平成8年(1996)7月31日	(72)発明者	大阪府大阪市阿倍野区長池町22番22号 橋本 剛 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内		
		(74)代理人	弁理士 藤本 博光		

(54) 【発明の名称】 Zパッファ方式隠面消去装置

(57)【要約】

【課題】 少ない容量のZパッファ部によって、高画質 を要求される描画と速度を要求させる描画の両方を実現 できるZバッファ方式隠面消去装置を提供することにあ る。

【解決手段】 Z演算回路部16は、Zdアドレス3 2バッファ部制御信号32により2バッファ部14 を制御し、2 dデータ30を2パッファ部14に書き込 んだり、読み出したりする。 Zパッファ部 1 4への書き 込みの許可は、書き込み許可信号生成回路部17によ n. 7.dデータの上位と下位で別々に行われる。書き込 み許可信号生成回路部17は、書き込み許可信号生成回 路部制御信号29に従って制御され、Z演算回路部16 からの通常速比較結果33と倍速比較結果上位34と倍 凍比較結果下位35とを入力し、Z上位書き込み許可信 号36と2下位書き込み許可信号37を2パッファ部1 4に対し出力し、書き込み許可信号38を入出力部15 に対し出力する。



【特許請求の範囲】

【請求項1】 Z値を保存するZバッファ部と、入力さ れたZ値と前記Zバッファ部に保存されているZ値とを 比較するZ演算部とを備え、前記Z演算部で比較したZ 値の小さいほうを前記 Z バッファ部に再び保存する Z バ ッファ方式隠面消去装置において、

前記Z演算部は、Z値を一つずつ順次比較演算する通常 速とZ値を複数並列に処理する高速の二つの比較モード を有することを特徴とする Zバッファ方式隠面消去装 置。

【請求項2】 高速比較モードの場合、

前記Zバッファ部は、Z値を通常速比較モードの半分の ビット幅で同一アドレスに2つのデータを保存し、 前記 Z 演算部は、前記 2 つのデータを同時に読み出して

並列に比較演算を行うことを特徴とする請求項1記載の Zバッファ方式隠面消去装置。

【請求項3】 前記 Z バッファ部は、各アドレスの Z 値 の保存データを上位と下位に分け、書き込みの可・不可 の制御を別々に行うことを特徴とする請求項2記載のZ パッファ方式隠而消去装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、3次元もしくは2 次元のグラフィック表示装置において、描画された物体 の奥行き情報を利用して隠面消去を行うZバッファ方式 隠面消去装置に関する。

[0002]

【従来の技術】コンピュータグラフィックスにおいて は、3次元空間の物体を表示平面に投射することによっ て、3次元画像を表示する。このときに、表示平面にい 30 る観察者からは、手前ある物体の後ろにある物体は見え ない。したがって、実際に見える状況と同様の表示にす るため、後方の物体の面を消去する隠面消去の処理を行 う。隠面消去の方法には色々あるが、その一つとして、 物体の奥行き情報である2値を2バッファ部に格納して おき、入力Z値と比較してZ値の小さいほうの画像デー タのみをフレームバッファに書き込むという Z バッファ 方式の隠面消去方法がある。

【0003】図9は、Zバッファ方式の隠面処理を行う 従来のグラフィック表示装置のブロック図である。この 40 ゲラフィック表示装置は、ゲラフィックエンジン11、 カラーデータを記憶するフレームバッファ12、Zデー タを用いて隠面処理を行うZバッファ方式隠面消去装置 13b、Zバッファ方式隠面消去装置13b内にあって Z値のデータ(以後、Zデータと略称する)を記憶する 7.バッファ部14から構成される。

【0004】フレームバッファ12は、画像内のピクセ ルのカラー及び輝度のデジタル信号を保持する記憶装置 であり、例えばDRAMあるいはSRAMを用いる。Z バッファ部14は、フレームバッファ12内の各ピクセ 50

ル毎に 2.データである一つの数字を保持する記憶装置で ある。Zデータは、観察者と、ピクセルにてディスプレ イされている対象との距離を示す。

【0005】このグラフィック表示装置の隠面消去の処 理について説明する。 グラフィックエンジン 1 1 は、3 次元の画像データに基づき、モデリングやレンダリング 等の処理を行う。その過程で、各ピクセルに対する Z デ ータを算出する。グラフィックエンジン11は、この算 出したスデータ21と2アドレス22を2バッファ方式 10 隠面消去装置13bに出力し、Zバッファ部14に格納 させ表示平面で同一部分を占めるピクセルのZデータ を、 Z バッファ部 1 4 に格納されている Z データと比較 する。2.データの小さい方を2パッファ部14に格納す るとともに、フレームバッファ12にそのZデータに対 広するピクセルの輝度及びカラーデータ46を書き込む 指示を与える書き込み許可信号25を送出する。

【0006】図10は、Zバッファ方式隠面消去装置の プロック図である。この Z バッファ方式隠面消去装置 1 3 bは、入出力部 1 5 と、 Z 演算回路部 5 1 と、 Z バッ 20 ファ部14と、書き込み許可信号生成回路部52とを備 える。

【0007】入出力部15は、Zデータ21、Zアドレ ス22、比較モード23、比較条件24が入力され、Z sデータ26、Zsアドレス27、Z演算回路部制御信 号28を2演算回路部51に、また書き込み許可信号生 成回路部制御信号29を書き込み許可信号生成回路部5 2に、書き込み許可信号25を外部のフレームバッファ 12に出力する。

【0008】 Z演算回路部51は、Zdアドレス31、 スパッファ部制御信号32によりZパッファ部14を制 御し、演算に使用する2dデータ30を2パッファ部1 4に書き込んだり、読み出したりする。 Z バッファ部 1 4への書き込みの許可は、 2書き込み許可信号生成回路 部52により行われる。書き込み許可信号生成回路部5 2は、書き込み許可信号生成回路部制御信号29に従っ て制御され、Z演算回路部51からの比較結果53が入 カされる。書き込み許可信号54を2パッファ部14に 対し出力し、書き込み許可信号38を入出力部15に対 し出力する。

【0009】このZバッファ方式隠面消去装置13bの 動作について図11のフローチャートに基づいて説明す る。まず、始めに Z 演算回路部 5 1 は、新しいデータを 待っているものとする。入出力部15は外部からデータ の入力があると (ステップS31)、Z演算回路制御信 号28によって、Zデータ21、Zアドレス22が到着 したことを Z演算回路部 5 1 に知らせる。 Z演算回路部 51は、2sデータ26と2sアドレス27を取り込む (ステップS32)。

【0010】次に、Z演算回路部51はZバッファ部1 4に対しZdアドレス31を与え、Zバッファ部制御信

号32によってZバッファ部14に出力要求を行う。Z バッファ部14は、Zバッファ部制御信号32に従いZ dアドレス31の位置に保存されているZdデータ30 を出力する(ステップS33)。Z演算回路部51は、 7パッファ部14から入力された2dデータ30と、入 力部15から入力されたZsデータ26とを比較する (ステップS34)。

【0011】入力部15から入力されたZ演算回路部制 御信号28によって決定される条件「ZdよりZsの方 が小さい」に上記比較の結果が合致した場合(ステップ 10 S 3 5) 、 Z 演算回路部 5 1 は比較結果 5 3 を書き込み 許可信号生成回路部52に出力し、書き込み許可生成回 路部52は2書き込み許可信号54として1を出力する (ステップS36)。Z演算回路部51は、Zバッファ 部14に対しZdデータ30とZdアドレス31を出力 し、Zバッファ部制御信号32によって書き込み要求を 行う。Zバッファ部14は要求にしたがって、Zdアド レスに対応する位置に ZsデータをZdデータとして保 存する (ステップS37)。決定される条件「Zdより Zsの方が小さい」に合致しない場合は、書き込み許可 20 牛成同路部52は書き込み許可信号として0を出力し (ステップS38)、Zバッファ部14に書き込みは行

わない。再び新しいデータ待ちに入り、以上の動作を繰 り返す。外部から比較モード23及び比較条件24をセ ットできる。

【0012】図12は、理想的な隠面消去のプロセスを 示している。3つのグラフの右方向が Z軸方向であり、 観察者が見ている方向である。2つのピクセルデータの 重ね合わせの結果、視点に近いピクセルのみが残ってい

【0013】図13は、通常のメモリなどに対する書き 込み方法と同じ方法で書き込んだ結果を示している。通 常の書き込みではデータは常に上書きされる。常に後に 書いたものが残されるので正しい隠面消去は行われな

【0014】図14は、従来のZバッファ方式による隠 面消去のプロセスを示している。 Zデータの大きい方 は、図の斜線部のピクセルのように、Zバッファ部14 に 7 データを書き込まないか、他の 7 データを重ね書き するかのどちらかによってZバッファ部14に残らな い。Zバッファ部14に保存されるZデータに対応した ピクセルデータがフレームバッファ12に保存される。 最終的にZバッファ部14のすべてのアドレスにおいて そのアドレスに書き込まれたZデータのうち、最も小さ いものが残される。フレームバッファ12にそのZデー タに対応したピクセルデータが残される。

【0015】このようにして、隠面消去は行われるが、 従来の7.バッファ方式隠而消去装置13bから生じるも のは、各データ毎の書き込みの可・不可を意味する書き 込み許可信号2.5と最終的にZパッファ部1.4内に残っ 50 同一アドレスに2つのデータを保存し、前記Z演算部

たZデータである。図15及び図16は従来のZバッフ ア方式隠面消去装置を使用した際のフレームバッファ1 2及び2パッファ部14へのアクセスを表したものであ る。フレームバッファ12及びZバッファ部14へのア クセスはクロックに同期して行われる。

【0016】図15は、画質最優先の描画のフレームバ ッファ12及び2パッファ部14のアクセスを表してい る。画質優先の描画においては、半透明処理などが多用 される。この半透明処理においては、フレームバッファ

12からカラーデータ46を読み出す必要があるので、 グラフィックエンジン11はフレームバッファ12に対 して読み出しと書き込みを交互に繰り返している。同様 に、陽面消去装置13bは、Zバッファ部14に対して 詩み出しと書き込みを交互に繰り返している。

【0017】図16は、速度優先の描画時のフレームバ ッファ12及びZバッファ部14へのアクセスを表して いる。画質優先時と異なり速度優先時はカラーデータ4 6を読み出す必要がないので、グラフィックエンジン1 1はフレームバッファ12に対して書き込みだけを行

う。隠面消去装置13bは、Zバッファ部14に対して は読み出しと書き込みを交互に繰り返している。 [0018]

【発明が解決しようとする課題】 画質優先描画時は、 Z パッファ部14とフレームパッファ12へのメモリアク セスは同じなので、同一の構成のメモリを用いることが できる。ところが、速度優先描画時は、Zバッファ部1 4の速度がフレームバッファ12の倍必要であるので、 7.バッファ部14はメモリを二つ有して、これを交互に 使用することによって速度を稼ぐ方式が用いられてい

30 る。しかし、この方式はどうしてもメモリが多量に必要 になってしまう。したがって、半透明処理など高画質を 要求される描画と、画質より速度が必要である描画の両 方を、少ないZバッファ部メモリで実現できないという 欠点があった。

【0019】本発明の目的は、少ない容量のZバッファ 部によって、高画質を要求される描画と速度を要求させ る描画の両方を実現できるZバッファ方式隠面消去装置 を提供することにある。

[0020]

40 【課題を解決するための手段】本発明は、Z値を保存す るZバッファ部と、入力されたZ値と前記Zバッファ部 に保存されているス値とを比較するス演算部とを備え、 前記Z演算部で比較したZ値の小さいほうを前記Zバッ ファ部に再び保存するスパッファ方式隠面消去装置であ る。前記ス演算部は、ス値を一つずつ順次比較演算する 通常速と Z値を複数並列に処理する高速の二つの比較モ ードを有することを特徴とする。

【0021】また、高速比較モードの場合、前記7パッ ファ部は、Z値を通常速比較モードの半分のビット幅で

は、前記2つのデータを同時に読み出して並列に比較演 算を行うことを特徴とする。

【0022】さらに、前記Zバッファ部は、各アドレス の保存データを上位と下位に分け、書き込みの可・不可 の制御を別々に行うことを特徴とする。

【0023】本発明によれば、速度描画時は並列処理の 高速比較モードを用い、画質優先描画時は通常速比較モ ードを用いる。それによって、フレームパッファと同じ サイズのZバッファ部で高画質を要求される描画と画質 より速度が必要である描画の両方を少ないZバッファ部 で、実現することができる。特に、データ幅を半分にし て、Zバッファ部に保存してあれば、アドレスに対し て、一度に二つのデータが得られ、それを並列処理すれ ば、処理速度は2倍となる。さらに、前記2バッファ部 は、各アドレスの保存データを上位と下位に分け、書き 込みの可・不可の制御を別々に行うので、それぞれの1 アドレス内のデータをそれぞれ書き換えることができ

[0024]

る。

【発明の実施の形態】以下、本発明の実施形態につい て、図面を参照しながら説明する。図1は、本発明に係 るZパッファ方式隠面消去装置の一実施形態を示すブロ ック図である。このZバッファ方式隠面消去装置は、図 10とほぼ同じ構成であるので、対応する部分には同一 符号を付し、説明は省略する。本実施形態が、図10と 異なる点は、Z演算回路部16と、書き込み許可信号生 成回路部17である。

【0025】 Z演算回路部16は、Zdアドレス31、 Zバッファ部制御信号32によりZバッファ部14を制 御し、演算に使用する Z d データ 3 O を Z バッファ 部 1 30 る。 4に書き込んだり、読み出したりする。 2 パッファ部1 4への書き込みの許可は、書き込み許可信号生成回路部 17により、Zdデータの上位と下位で別々に行われ る。書き込み許可信号生成回路部17は、書き込み許可 信号生成回路部制御信号29に従って制御され、Z演算 回路部16からの通常速比較結果33と倍速比較結果上 位34と倍速比較結果下位35とを入力し、乙上位書き 込み許可信号36と2下位書き込み許可信号37をZバ ッファ部14に対し出力し、書き込み許可信号38を入 出力部15に対し出力する。Z演算回路部16は、図2 40 に示すように、通常速比較手段40と倍速比較手段41 の両方の比較手段を有する。以下に、このZ演算回路部 16の動作を中心に隠面消去装置13aの動作の概要に ついて説明する。

【0026】図3は通常速比較モードの場合のZバッフ ア部14の構成を表している。図において Z [x, y] とは、画面上のx,yの位置にあるピクセルに対応する Zdデータを意味している。図において、一つ一つの四 角がZバッファ部14のメモリの1要素を表し、一つの アドレスに格納されている。隠面消去装置13aは、こ 50 ア12への書き込みに合わせて1ピクセル分ずつ出力す

のメモリの1要素を単位として読み出し及び書き込みを 行う。但し、書き込みの可・不可の制御についてはこの メモリ単位の上位と下位別々に行う。通常速比較モード 時は、Zバッファ部14へのメモリアクセスはフレーム バッファ12へのメモリアクセスと同じ速度である。こ の速度を実現するため Z 演算回路部 16 は 1 回に 1 ピク セル分のZ比較を行う。

【0027】図4は、通常速比較モードのZバッファの 動作概要について示している。図のように、Zバッファ 部14のメモリの1要素の上位と下位で1つの2dデー タを構成する。このZdデータ30を取り出し、入出力 部15からのZsデータ26と比較部40で比較する。 その比較結果を利用しZパッファ部14への書き込みを 制御する。通常速比較モードの場合、 Z バッファ部 1 4 のメモリの1要素の上位と下位で1つの2dデータ30 を構成するので、図のように、書き込み許可信号生成回 路部17において生成するZ上位書き込み許可信号36 と Z 下位書き込み許可信号 3 7 は通常速比較結果をその まま使用する。そして、値の小さいほうのZデータを書 20 き込む。

【0028】図5は、倍速比較モードの場合のZバッフ ア部14の構成を表している。通常速比較モードに対し 倍速比較モードでは、Zバッファ部14へのアクセスは フレームバッファ12へのアクセスに対し倍の速度で行 う必要がある。本隠面消去装置13aでは、Zdデータ のビット幅を半分にし、1回のアクセスで2ピクセル分 を処理することで上記要求を実現している。このため、 図に示すように、隣り合う2ピクセル分の2dデータを 1単位としてZバッファ部14の同一アドレスに格納す

【0029】図6は、倍速比較モード時の動作概要を表 している。本隠面消去装置13aは2ピクセルのZdデ ータ30をZdアドレス31によってアドレスを指定す ることによって Zバッファ部14から同時に読み出し、 Z演算回路部16内でZdデータ30及びZsデータ2 6を上位下位の2つに分割する。そして、上位と下位に ついて、比較部41によって各々同時に比較処理を行 う。その後、各々の比較結果を利用しZパッファ部14 にZデータを書き込む。倍速比較モードの場合、Zバッ ファ部14のメモリ1要素の上位と下位が各々1つのZ d データを表すので、図のように Z 上位書き込み許可信 号36は倍速比較結果上位34をそのまま使用し、Z下 位書き込み許可信号37は倍速比較結果下位35をその まま使用する。

【0030】次に、書き込み許可信号25の生成につい て説明する。通常速比較モード時は通常速結果をそのま ま書き込み許可信号25として出力する。倍速比較モー ド時は、1回に2ピクセル分ずつ比較結果が生成され る。ところが、書き込み許可信号25はフレームバッフ ることが望ましい。このため、書き込み許可信号制御信 号回路部17において、倍速比較結果上位34及び倍速 比較結果下位35を変換し、書き込み許可信号38を生 成する。入出力部15は、この書き込み許可信号38に 基づいて書き込み許可信号25を生成する。

【0031】図7は、倍速比較モード時の比較結果と書 き込み許可信号25の関係を表したタイムチャートであ る。前述のとおり、本隠面消去装置13aはZバッファ 部14に対する1回の読み出しと書き込みの間に2ピク セル分の比較結果を生成する。図においてREOとRE 1が同時に生成された比較結果を表している。1回に1 ピクセル分ずつ書き込み許可信号25を生成するにはR E 0をそのまま出力しRE1については、1アクセス時 間分遅らせて出力する必要がある。このため倍速比較モ ード時の書き込み許可信号生成回路部17の動作は以下 のようになる。

・ 偶数番目のピクセルの比較結果はそのまま書き込み許 可信号2.5として出力する。

・奇数番目のピクセルの比較結果は1アクセス時間分遅 らせて書き込み許可信号25として出力する。

【0032】以下、本発明の2バッファ方式隠面消去装 置の動作について詳細に説明する。まず、通常速比較モ ード時の動作について説明する。通常速比較モード時の 動作は、基本的に従来の隠面消去装置13bの動作(図 10参照)と同じであるが、以下の点が異なる。

【0033】 Z演算回路部16は、図11に示したステ ップS35の条件に比較の結果が合致した場合、通常速 比較結果33として1を、また合致しない場合は0を出 力する。書き込み許可信号生成回路部17は通常速比較 み許可信号37、書き込み許可信号38として出力す る。

【0034】図8は、Zバッファ方式隠面消去装置の倍 速比較モード時のフローチャートである。 はじめに Z 演 質同路部16は、新しいデータを待っているとする。入 出力部 1 5 は、外部から 2 データの入力があると (ステ ップS11)、Z演算回路部16に、Z演算回路部制御 信号28によってZデータ21、Zアドレス22が到着 したことを知らせる。 Z演算回路部 1 6 は、 Z s データ 26、28アドレス27を受け取る(ステップS1 2) 。

【0035】 Z演算回路部16は、Zバッファ部14に 対し、2dアドレス31を与え2パッファ部制御信号3 2によってZバッファ部14に出力要求を行う。Zバッ ファ部14はZバッファ部制御信号32に従い、Zdア ドレス31の位置に保存されている2dデータ30を出 力する(ステップS13)。

【0036】 Z演算回路部16は、 Zバッファ部14か ら入力された2dデータ30と入出力部15から入力さ れた28データ26とを上位、下位に分割する。その

後、上位は上位同士 (ZdH-ZsH)、下位は下位同 士(ZdL-ZsL)で同時に比較演算を行う(ステッ プS14)。入出力部15から入力されたZ演算回路部 制御信号28によって決定される条件「ZdH-ZsH の方が小さい」に上位同士の比較結果が合致した場合 (ステップS15)、倍速比較結果上位34として1を 出力する(ステップS16)。また、合致しない場合 は、0を出力する(ステップS17)。

【0037】入出力部15から入力されたZ演算回路部 10 制御信号28によって決定される条件「ZdL-ZsL の方が小さい! に下位同士の比較の結果が合致した場合 (ステップS18)、倍速比較結果下位35として1を 書き込み許可信号生成回路部17に出力する (ステップ S19)。また、合致しない場合は0を出力する(ステ ップS20)。

【0038】書き込み許可信号生成回路部17は、倍速 比較結果 F位3 4 と倍速比較結果下位3 5 を前述の方法 によって変換し、書き込み許可信号38として入出力部 15に出力する。また倍速比較結果上位34を2上位書 20 き込み許可信号36として出力する。また倍速比較結果 下位35を2下位書き込み許可信号37として出力す る。 Z 演算回路部 1 6 は Z バッファ部 1 4 に対して Z s データ26とZdアドレス30を出力し、Zバッファ部 制御信号32によって書き込み要求を行う。Zバッファ 部14は要求にしたがって、2dアドレスに対応する位 置にZデータを保存する(ステップS21)。この際Z 上位書き込み許可信号36が1の場合、2sデータ26 の上位が保存され、0の場合保存されない。また2下位 書き込み許可信号37が1の場合、2sデータ26の下 結果33をZ上位書き込み許可信号36、Z下位書き込 30 位が保存され、0の場合は保存されない。次に、新しい データ待ちに入る。以上の動作を繰り返す。

【0039】以下、例外的な動作について説明する。入 力部15は、外部から比較モード23及び比較条件24 をセットする要求があると、それを保存する。また同時 に Z 演算回路部制御信号 2 8 及び書き込み許可信号生成 回路部制御信号29を上記比較モード23に従って設定 する。入出力部15は、外部から比較モード23及び比 較条件24の出力要求があると、それを出力する。 [0040]

40 【発明の効果】従って、この発明によれば、上述した手 段を有することにより、速度優先描画時は、並列処理の 倍速比較モードを用い、画質優先描画時は通常速比較モ ードを用いることによって、フレームバッファと同じサ イズのスパッファ部で高面質を要求される描画の両方を 少ないスパッファ部メモリで実現することができる。ま た、データ幅を半分にして、7.バッファ部に保存してあ れば、アドレスに対して、一度に二つのデータが得ら れ、それを並列処理すれば、処理速度は2倍となる。さ らに、前記Zバッファ部は、各アドレスの保存データを 上位と下位に分け、書き込みの可・不可の制御を別々に 行うので、それぞれの1アドレス内のデータをそれぞれ 書き換えることができ、倍速でも通常速でも隠面消去処 理が可能となる。

【図面の簡単な説明】

【図1】本発明に係るZバッファ方式隠面消去装置の一 実施形態を示すブロック図である。

【図2】 Z演算回路部を示すブロック図である。

【図3】通常速比較モードの場合のZバッファ部の説明 図である。

【図4】通常速比較モードの2バッファ部の動作概要の 10 セスを示す説明図である。 説明図である。 【図15】 画質最優先の折

配明図でのる。 【図5】倍速比較モードの場合のZバッファ部の説明図である。

【図 6】 倍速比較モード時の Z バッファ部の動作概要の 説明図である。

記明凶である。 【図7】倍速比較モード時の比較結果と書き込み許可信

号の関係を表したタイムチャートである。 【図8】 Zバッファ方式隠面消去装置の倍速比較モード

時のフローチャートである。 【図9】 Z バッファ方式の隠面処理を行う従来のグラフ

イック表示装置のプロック図である。

* 【図10】従来のZバッファ方式隠面消去装置のブロック図である。 【図11】従来のZバッファ方式隠面消去装置の動作を

10

示すフローチャートである。 【図12】 理想的な隠面消去のプロセスを示す説明図で

ある。

【図13】隠面消去動作がない通常の書き込み動作を示 す説明図である。

【図14】従来のZバッファ方式による隠面消去のプロセスを示す説明図である。

【図15】画質最優先の描画のフレームバッファ及び2 パッファ部のアクセスを表すタイムチャートである。 【図16】速度優先の描画時のフレームバッファ及び2 パッファ部へのアクセスを表すタイムチャートである。

【符号の説明】


13 Zバッファ方式隠面消去装置

14 Zバッファ
15 入出力部

16 Z演算回路部

20 17 書き込み許可信号生成回路部

[図1]




[図3]


【図5】


NI.	8	-LS8			
v	Z[0.0]	2[0, 1]	Z[0, 2]	z[0, 3]	
方向	Z[1,0]	Z[1,1]	Z[1, 2]	Z[1,3]	
ł	Z[2, 0]	Z[2, 1]	Z[2, 2]	Z[2, 3]	

X方向


Z[0,0] Z[0,1]	z[0, 2] z[0, 3]	Z[0,4] Z[0,6]	Z[0,6] Z[0,7]	
Z[1,0] Z[1,1]	Z[1, 2] Z[1, 3]	Z[1,4] Z[1,5]	Z[1,6] Z[1,7]	
Z[2,0] Z[2,1]	Z[2, 2] Z[2, 3]	Z[2,4] Z[2,5]	Z[2, 6] Z[2, 7]	









[図6]






【図15】









136

[図9]





【図11】

